head 1.1; branch 1.1.1; access; symbols add:1.1.1.1 update:1.1.1.1 initial:1.1.1.1 samiam95124:1.1.1; locks; strict; comment @# @; 1.1 date 2006.10.06.20.08.54; author samiam95124; state Exp; branches 1.1.1.1; next ; commitid 55f24526b7374567; 1.1.1.1 date 2006.10.06.20.08.54; author samiam95124; state Exp; branches; next ; commitid 55f24526b7374567; desc @@ 1.1 log @Initial revision @ text @

Unmapped Logic

Signal Name Total Pterms Total Inputs I/O Std User Assignment
Madd__AUX_10_Mxor_Result<12>__xor0000 1 5    
Madd__AUX_10__or0010 2 5    
Madd__AUX_11__or0001 3 3    
Madd__AUX_11__or0006 3 5    
Madd__AUX_11__or0008 3 3    
Madd__AUX_11__or0009 3 3    
Madd__AUX_11__or0010 3 3    
Madd__AUX_11__or0012 3 5    
Madd__AUX_8__or0008 3 5    
Madd__AUX_8__or0009 5 4    
Madd__AUX_8__or0010 3 3    
Madd__AUX_8__or0011 3 3    
Madd__AUX_9__or0008 3 5    
Madd__AUX_9__or0011 5 5    
Madd__addsub0000__or0000 3 4    
Madd__addsub0000__or0002 3 3    
Madd__addsub0000__or0004 3 3    
Madd__addsub0000__or0006 3 3    
Madd__addsub0001__or0000 3 4    
Madd__addsub0001__or0006 2 3    
N_PZ_1038 2 2    
N_PZ_1041 2 2    
N_PZ_1043 2 2    
N_PZ_1054 2 2    
N_PZ_1059 2 2    
N_PZ_1060 2 9    
N_PZ_1061 2 9    
N_PZ_1062 2 7    
N_PZ_1065 3 6    
N_PZ_1066 3 6    
N_PZ_1076 2 2    
N_PZ_1082 2 2    
N_PZ_1092 2 2    
N_PZ_1099 2 10    
N_PZ_1100 2 13    
N_PZ_1117 3 6    
N_PZ_1122 1 5    
N_PZ_1129 1 3    
N_PZ_1133 2 14    
N_PZ_1141 10 15    
N_PZ_1143 1 3    
N_PZ_1145 2 8    
N_PZ_1157 2 12    
N_PZ_1209 4 6    
N_PZ_1213 10 12    
N_PZ_1214 12 19    
N_PZ_1223 1 5    
N_PZ_1246 5 7    
N_PZ_1260 11 14    
N_PZ_1261 11 13    
N_PZ_1262 3 13    
N_PZ_1265 3 13    
N_PZ_1266 3 12    
N_PZ_1268 3 13    
N_PZ_1347 1 7    
N_PZ_1373 1 3    
N_PZ_1432 1 14    
N_PZ_1527 5 6    
N_PZ_1528 1 12    
N_PZ_1533 1 14    
N_PZ_1536 1 14    
N_PZ_1580 1 11    
N_PZ_1725 3 4    
N_PZ_1799 1 26    
N_PZ_1819 1 2    
N_PZ_1848 2 2    
N_PZ_1849 2 2    
N_PZ_1870 2 2    
N_PZ_1887 1 2    
N_PZ_1888 2 12    
N_PZ_1890 2 2    
N_PZ_1891 1 5    
N_PZ_1894 2 6    
N_PZ_1905 4 4    
N_PZ_1913 1 2    
N_PZ_1916 1 3    
N_PZ_1921 2 4    
N_PZ_1926 2 2    
N_PZ_1929 2 2    
N_PZ_1941 1 13    
N_PZ_1943 2 8    
N_PZ_1944 3 13    
N_PZ_1945 3 13    
N_PZ_1946 3 13    
N_PZ_1948 2 6    
N_PZ_1954 5 8    
N_PZ_1966 9 12    
N_PZ_1981 2 2    
N_PZ_1982 2 2    
N_PZ_1986 2 3    
N_PZ_1995 1 4    
N_PZ_1996 2 11    
N_PZ_1997 5 4    
N_PZ_1999 1 4    
N_PZ_2000 3 13    
N_PZ_2001 3 12    
N_PZ_2004 3 3    
N_PZ_2021 1 6    
N_PZ_2031 3 3    
N_PZ_2033 1 3    
N_PZ_2046 1 4    
N_PZ_2047 4 4    
N_PZ_2048 3 4    
N_PZ_2049 3 4    
N_PZ_2050 3 4    
N_PZ_2052 4 4    
N_PZ_2054 4 4    
N_PZ_2055 3 4    
N_PZ_2056 3 4    
N_PZ_2057 4 4    
N_PZ_2067 2 4    
N_PZ_2105 2 2    
N_PZ_2106 3 12    
N_PZ_2108 3 5    
N_PZ_2111 3 3    
N_PZ_2114 1 13    
N_PZ_2124 2 2    
N_PZ_2147 3 3    
N_PZ_2148 3 3    
N_PZ_2155 2 8    
N_PZ_2168 2 2    
N_PZ_2169 2 2    
N_PZ_2177 1 3    
N_PZ_2180 3 13    
N_PZ_2181 3 13    
N_PZ_2186 2 13    
N_PZ_2196 1 11    
N_PZ_2226 2 3    
N_PZ_2232 2 14    
N_PZ_2236 2 3    
N_PZ_2358 3 3    
N_PZ_2362 3 3    
N_PZ_2405 1 13    
_COND_18<0> 8 12    
_COND_18<1> 8 12    
_COND_18<2> 8 12    
_COND_18<3> 8 12    
_COND_18<4> 8 12    
_COND_18<5> 8 12    
_COND_18<6> 8 12    
_COND_18<7> 8 12    
_addsub0000<11> 2 3    
_addsub0000<12> 2 3    
_addsub0000<13> 2 3    
_addsub0000<14> 2 3    
_addsub0000<15> 2 3    
_addsub0000<9> 2 3    
_addsub0001<10> 2 4    
_addsub0001<11> 2 3    
_addsub0001<12> 2 3    
_addsub0001<13> 2 3    
_addsub0001<15> 2 4    
_cmp_eq0004 1 8    
_mux000762 24 30    
_mux0009<2>72 16 19    
_mux0009<4>72 11 22    
_mux0009<5>72 13 21    
_mux0009<6>72 11 20    
_mux0009<7>72 13 21    
_mux0010<10>71 20 25    
_mux0010<11>71 14 24    
_mux0010<12>71 17 26    
_mux0010<13>71 17 26    
_mux0010<14>71 12 27    
_mux0010<15>71 13 22    
_mux0010<8>71 14 19    
_mux0010<9>71 15 24    
_mux0014<13>8 9 21    
_mux003739 11 19    
_xor0000 1 8    
_xor0068 1 8    
addr<0> 7 13 LVCMOS18  
addr<10> 6 12 LVCMOS18  
addr<11> 4 7 LVCMOS18  
addr<12> 6 12 LVCMOS18  
addr<13> 4 7 LVCMOS18  
addr<14> 6 12 LVCMOS18  
addr<15> 4 7 LVCMOS18  
addr<1> 4 7 LVCMOS18  
addr<2> 6 12 LVCMOS18  
addr<3> 4 7 LVCMOS18  
addr<4> 6 12 LVCMOS18  
addr<5> 4 7 LVCMOS18  
addr<6> 6 12 LVCMOS18  
addr<7> 4 7 LVCMOS18  
addr<8> 6 12 LVCMOS18  
addr<9> 4 7 LVCMOS18  
addrhold<0> 21 33    
addrhold<10> 9 31    
addrhold<11> 9 32    
addrhold<12> 9 21    
addrhold<13> 9 21    
addrhold<14> 9 22    
addrhold<15> 6 26    
addrhold<1> 9 21    
addrhold2<0> 3 16    
addrhold2<10> 3 16    
addrhold2<11> 3 16    
addrhold2<12> 3 16    
addrhold2<13> 3 16    
addrhold2<14> 3 16    
addrhold2<15> 3 16    
addrhold2<1> 3 16    
addrhold2<2> 3 16    
addrhold2<3> 3 16    
addrhold2<4> 3 16    
addrhold2<5> 3 16    
addrhold2<6> 3 16    
addrhold2<7> 3 16    
addrhold2<8> 3 16    
addrhold2<9> 3 16    
addrhold<2> 9 22    
addrhold<3> 9 24    
addrhold<4> 9 25    
addrhold<5> 9 26    
addrhold<6> 9 26    
addrhold<7> 11 27    
addrhold<8> 9 28    
addrhold<9> 9 29    
alucin 3 10    
alucout 6 10    
aluopra<0> 10 15    
aluopra<1> 10 15    
aluopra<2> 10 15    
aluopra<3> 10 15    
aluopra<4> 10 15    
aluopra<5> 10 15    
aluopra<6> 10 15    
aluopra<7> 10 15    
aluoprb<0> 6 17    
aluoprb<1> 6 17    
aluoprb<2> 6 17    
aluoprb<3> 6 17    
aluoprb<4> 6 17    
aluoprb<5> 6 15    
aluoprb<6> 6 17    
aluoprb<7> 6 17    
alupar 5 5    
alures<0> 6 8    
alures<1> 6 8    
alures<2> 2 2    
alures<3> 2 2    
alures<4> 2 3    
alures<5> 2 2    
alures<6> 2 2    
alures<7> 2 2    
alusel<0> 4 13    
alusel<1> 4 13    
alusel<2> 4 13    
aluzout 3 12    
auxcar 4 17    
carry 7 17    
carryhold 3 16    
data<0> 8 12 LVCMOS18  
data<1> 8 12 LVCMOS18  
data<2> 8 12 LVCMOS18  
data<3> 8 12 LVCMOS18  
data<4> 8 12 LVCMOS18  
data<5> 8 12 LVCMOS18  
data<6> 8 12 LVCMOS18  
data<7> 8 12 LVCMOS18  
dataeno 6 8    
holding<0> 7 20    
holding<1> 7 21    
holding<2> 7 21    
holding<3> 8 22    
holding<4> 7 21    
holding<5> 7 21    
holding<6> 10 22    
holding<7> 7 20    
inta 4 9 LVCMOS18  
m1/Madd__addsub0000__or0000 2 5    
m1/Mmux__mux0000_Result1 12 14    
m1/Mmux__mux0000_Result3 8 11    
m1/Mmux__old_resi_28_I3_Result28 5 10    
m1/Mmux__old_resi_28_I6_Result28 7 6    
m1/Mmux__old_resi_28_I7_Result30 2 4    
m1/Msub__AUX_23__xor0007 4 5    
m1/Msub__AUX_23__xor0010 4 5    
m1/Msub__AUX_23__xor0013 3 4    
m1/Msub__AUX_23__xor0016 4 5    
m1/Msub__AUX_23__xor0019 3 4    
m1/Msub__sub0000__or0001 2 5    
m1/Mxor__xor0001_Mxor__xor0000__xor0001 17 13    
m1/_addsub0000<2> 2 2    
m1/_addsub0000<3> 4 5    
m1/_addsub0000<4> 4 5    
m1/_addsub0000<5> 4 5    
m1/_addsub0000<6> 4 5    
m1/_addsub0000<7> 4 5    
parity 3 4    
pc<0> 4 18    
pc<10> 10 21    
pc<11> 5 17    
pc<12> 5 15    
pc<13> 4 20    
pc<14> 5 21    
pc<15> 6 22    
pc<1> 5 20    
pc<2> 10 22    
pc<3> 6 19    
pc<4> 10 19    
pc<5> 8 22    
pc<6> 10 22    
pc<7> 5 24    
pc<8> 10 20    
pc<9> 6 20    
readio 0 0 LVCMOS18  
readmem 10 11 LVCMOS18  
regd<0> 8 16    
regd<1> 9 17    
regd<2> 9 17    
regfil_0_0 6 29    
regfil_0_1 6 30    
regfil_0_2 6 31    
regfil_0_3 6 32    
regfil_0_4 6 33    
regfil_0_5 6 15    
regfil_0_6 7 17    
regfil_0_7 6 17    
regfil_1_0 6 21    
regfil_1_1 6 22    
regfil_1_2 6 23    
regfil_1_3 6 24    
regfil_1_4 6 25    
regfil_1_5 6 26    
regfil_1_6 10 31    
regfil_1_7 6 28    
regfil_2_0 8 25    
regfil_2_1 9 27    
regfil_2_2 9 28    
regfil_2_3 9 29    
regfil_2_4 9 30    
regfil_2_5 11 24    
regfil_2_6 12 25    
regfil_2_7 11 26    
regfil_3_0 8 17    
regfil_3_1 8 18    
regfil_3_2 8 19    
regfil_3_3 8 20    
regfil_3_4 8 21    
regfil_3_5 8 22    
regfil_3_6 9 24    
regfil_3_7 8 24    
regfil_4_0 13 24    
regfil_4_1 13 24    
regfil_4_2 13 24    
regfil_4_3 12 25    
regfil_4_4 13 24    
regfil_4_5 13 24    
regfil_4_6 12 24    
regfil_4_7 13 23    
regfil_5_0 16 28    
regfil_5_1 22 29    
regfil_5_2 13 23    
regfil_5_3 21 33    
regfil_5_4 13 19    
regfil_5_5 13 19    
regfil_5_6 12 20    
regfil_5_7 13 19    
regfil_6_0 4 8    
regfil_6_1 3 7    
regfil_6_2 5 19    
regfil_6_3 4 17    
regfil_6_4 4 8    
regfil_6_5 3 7    
regfil_6_6 4 14    
regfil_6_7 3 7    
regfil_7_0 16 29    
regfil_7_1 13 27    
regfil_7_2 13 27    
regfil_7_3 14 27    
regfil_7_4 14 28    
regfil_7_5 14 27    
regfil_7_6 14 27    
regfil_7_7 16 29    
regs<0> 7 18    
regs<1> 7 17    
regs<2> 7 17    
sign 3 4    
sp<0> 6 18    
sp<10> 6 28    
sp<11> 6 29    
sp<12> 5 30    
sp<13> 5 31    
sp<14> 5 32    
sp<15> 5 33    
sp<1> 6 19    
sp<2> 6 20    
sp<3> 6 21    
sp<4> 5 22    
sp<5> 5 23    
sp<6> 5 24    
sp<7> 5 25    
sp<8> 6 26    
sp<9> 6 27    
state<0> 25 28    
state<1> 24 27    
state<2> 9 17    
state<3> 8 14    
state<4> 7 8    
statehold<0> 5 17    
statehold<1> 7 18    
statehold<2> 7 18    
statehold<3> 6 18    
statehold<4> 5 18    
writeio 0 0 LVCMOS18  
writemem 6 8 LVCMOS18  
zero 3 4    
@ 1.1.1.1 log @8080 CPU project @ text @@